WORKSHOP CHUYÊN ĐỀ “THIẾT KẾ CÁC LÕI MÃ HÓA HẬU LƯỢNG TỬ VỚI CPU MÃ NGUỒN MỞ RISC-V, PHƯƠNG PHÁP TẤN CÔNG CÁC LÕI MÃ HÓA”

Sự kiện diễn ra vào ngày 30/5 tại Trường Đại học Khoa học tự nhiên, ĐHQG-HCM (HCMUS), do Khoa Điện tử – Viễn thông phối hợp cùng Phòng thí nghiệm Thiết kế Mạch Tích hợp (VLSILAB), Đại học Điện tử – Truyền thông (UEC), Nhật Bản đồng tổ chức.

Trong bối cảnh công nghệ lượng tử đặt ra những thách thức chưa từng có đối với các hệ thống bảo mật truyền thống, vấn đề an toàn thông tin không còn là yếu tố phụ trợ mà trở thành nền tảng thiết kế cốt lõi cho các hệ thống điện tử tương lai. Các hệ thống không chỉ cần khả năng mã hóa mạnh mà còn phải được thiết kế để chống chịu các hình thức tấn công thế hệ mới.

Workshop tập trung thảo luận các hướng nghiên cứu tiên phong trong thiết kế vi mạch, hệ thống trên chip (SoC), và bảo mật phần cứng – thể hiện sự giao thoa giữa hiệu năng, tính bảo mật và khả năng thích ứng lâu dài của các hệ thống điện tử hiện đại.

Chủ trì hội thảo:

– GS.TS. Phạm Công Kha – Trưởng phòng thí nghiệm VLSILAB, UEC

– PGS.TS. Lê Đức Hùng – Giảng viên cao cấp, Khoa Điện tử – Viễn thông, HCMUS

4 chủ đề trình bày tại workshop:

1. Thiết kế SoC đa lõi tích hợp mã hóa NTRU hậu lượng tử

TS. Tạ Trí Đức (NCS D1 – HCMUS)

2. Triển khai phần cứng cho thuật toán mã hóa hậu lượng tử (PQC)

TS. Nguyễn Trọng Hùng (NCS D3 – UEC)

3. Thiết kế phần cứng/phần mềm PQC trên nền SoC RISC-V

TS. Đàm Đức Thuận (NCS D2 – UEC)

4. Phân tích kênh kề: phân loại, tấn công và phòng thủ

TS. Trần Thái Hà (NCS D3 – UEC)

Về VLSILAB (UEC – Nhật Bản):

Là phòng thí nghiệm nghiên cứu thiết kế SoC hiệu năng cao, bảo mật phần cứng và tích hợp thông minh. Với đội ngũ nghiên cứu quốc tế, trong đó có nhiều nhà nghiên cứu trẻ người Việt, VLSILAB duy trì mạng lưới hợp tác chặt chẽ với nhiều trường đại học tại Việt Nam, trong đó có Trường ĐH Khoa học tự nhiên, ĐH Bách Khoa, … nhằm phát triển các giải pháp công nghệ thực tiễn, có tính ứng dụng cao.

#VLSILAB #HCMUS #VNUHCM #UECJapan #FETELHCMUS